EPYC Milan-X ohlášen: 64 jader a 768 MB L3 cache

Jedná se tak o procesory AMD EPYC Milan, jejichž každý čiplet byl obohacen o ještě menší 7nm čip (rozměry cca 6 x 6 mm) vybavený 64 MB paměti SRAM, která poslouží k přímému rozšíření původních 32 MB paměti L3 cache. Máme tu tak výsledných 96 MB L3 cache na čiplet a AMD toho chce v každém případě patřičně využít, čili každý jednotlivý model Milan-X bude mít plných 768 MB L3 cache bez ohledu na počet jader. To znamená, že čipletů tu bude vždy osm, ale ne vždy s plným počtem aktivovaných jader

 

 

AMD se pochopitelně snaží ve svých materiálech uvést co možná nejvyšší kapacitu cache, takže uvádí 804 MB, čili včetně L2 cache (512 kB na jádro). Očekávat pak můžeme až 50% nárůst výkonu v případě takového typu zátěže, na niž budou nové procesory zaměřeny. 

 

 

Milan-X přijdou oficiálně na trh během první poloviny příštího roku, ovšem už nyní řada z nich běží v serverech Microsoft Azure. Firma přitom ještě nebyla připravena prezentovat jednotlivé modely, ovšem už dříve unikl jejich seznam, na jehož pravost ukazuje ten fakt, že na rozdíl od "up to 64 Zen 3 cores" je v prezentaci uvedeno 804 MB celkové cache na patici, čili bez "up to". 

V budoucnu bychom se také mohli dočkat procesorů, které využijí ještě mnohem vyšší kapacity cache, a to kvůli možnosti využit ne pouze jeden přídavný čip s SRAM, ale až čtyři takové. AMD mělo nyní potvrdit pouze to, že další vrstvení je možné, přičemž o až čtyřech čipech V-Cache mluvil server HardwareLuxx.

 

Dále se dozvídáme, že navýšení kapacity pomocí V-Cache o 64 MB má za následek asi 10% zvýšení latencí, což ale má být srovnatelné s případem, když by byla L3 cache takto rozšířena na původním čipu. Prostě a jednoduše větší cache znamená i větší latence, ovšem také pravděpodobnost, že data se naleznou v ní a ne až v RAM, čili v praxi budou latence díky vyšší kapacitě spíše nižší a sníží se také četnost přístupu k RAM a zefektivní její využití. 

 

V ostatních ohledech jsou přitom Milan-X stejné jako prosté Milan, čili tu jsou stále stejná jádra Zen 3 a platí to i pro celý čiplet, který byl už původně navržen s tím, že se v budoucnu V-Cache (možná) využije. To bylo nutné pro využití vertikálních spojů jdoucích přímo skrz křemík (TSV). 

 

Pokud bude někdo chtít nasadit Milan-X na deskách určených pro řadové Milan, nic mu v tom nebrání a zapotřebí bude pouze aktualizovaný BIOS, který nové procesory rozpozná. Stejně tak software nebude potřebovat žádné aktualizace, protože Milan-X se systému prostě ukáží jako procesory s jednou obrovskou L3 cache. AMD ale pracuje se svými partnery i na optimalizacích, neboť aplikace počítající s větší cache budou moci patřičně zvýšit svůj výkon. Půjde především o aplikace z řad computational fluid dynamics (CFD), finite element analysis (FEA), structural analysis a electronic design automation (EDA) od firem jako Altair, Cadence, Synopsys a dalších.