Softwarový patch poodhalil architekturu CPU Zen
5.10.2015, Jan Vítek, aktualita
Společnost AMD se snaží vzbudit zájem o svou novou architekturu Zen, o níž její zaměstnanci často mluví a přináší různé střípky informací. Nyní se objevil softwarový patch s informacemi, které můžeme také zasadit do celkové mozaiky.
Společnost AMD sllibuje, že architektura Zen oproti předchozím verzím založeným na původním Bulldozeru nabídne o 40 procent vyšší výkon při stejné frekvenci. Víme také, že nové procesory už budou mít samostatná jádra a ne dvoujádrové moduly sdílející některé prostředky a také že se uplatní alternativa k intelovskému Hyperthreadingu. Za vývojem architektury Zen také stojí Jim Keller, který už dříve pro AMD zajistil úspěch architektur K7 a K8. Ten tedy už sice v AMD opět nepracuje, ale to pouze proto, že svůj úkol již dokončil. Úspěch procesorů Zen je přitom pro AMD klíčový a dá se předpokládat, že pokud se nezadaří, bude to mít fatální důsledky pro celou společnost.
Server 3DCenter.org využil softwarový patch, který zveřejnil Venkataramanan Kumar z AMD a který obsahuje informace, jež se daly využít k vytvoření blokového diagramu popisujícího funkci procesorů Zen, tedy s jistou dávkou odhadů a dohadů. Už dle řádky "enables -march=znver1 (AMD family 17h Zen processor)," můžeme určit, že patch se týká nové generace procesorů.
Z diagramu se tedy můžeme dozvědět, že procesory Zen budou mít čtyři dekodéry instrukcí, čtyři celočíselné jednotky (ALU), čtyři adresovací jednotky (AGU) a také čtyři jednotky pro výpočty s plovoucí čárkou (FPU) a šířkou 128 bitů. Právě to je asi největší rozdíl v porovnání s Bulldozery (Piledrivery, atd.), neboť ty měly pouze dvě 128bit FPU, které byly v rámci jednoho dvoujádrového modulu spojeny v jednu 256bit. A i zde se patrné, že AMD plánuje zahrnout podporu SMT (Simultaneous Multithreading), čili obdobu Hypertheadingu (respektive Intel HT je jen jednou z možných implementací SMT).
Kapacity L1 a L2 cache jsou uvedeny čistě jen dle fantazie autora diagramu a spekulovat můžeme také o taktech, na nichž budou procesory Zen schopny pracovat. Mluví se o 3,5 až 4 GHz, což víceméně odpovídá tomu, čeho jsou schopny moderní Intely Skylake. A když zjištěné informace porovnáme právě s achitekturou Skylake, vyjde nám, že AMD se k ní velice přiblížílo, neboť odpovídá počet dekodérů, ALU, AGU a po spojení FPU do dvou 256bitových i ty.
Zdroj: 3DCenter
Server 3DCenter.org využil softwarový patch, který zveřejnil Venkataramanan Kumar z AMD a který obsahuje informace, jež se daly využít k vytvoření blokového diagramu popisujícího funkci procesorů Zen, tedy s jistou dávkou odhadů a dohadů. Už dle řádky "enables -march=znver1 (AMD family 17h Zen processor)," můžeme určit, že patch se týká nové generace procesorů.
Z diagramu se tedy můžeme dozvědět, že procesory Zen budou mít čtyři dekodéry instrukcí, čtyři celočíselné jednotky (ALU), čtyři adresovací jednotky (AGU) a také čtyři jednotky pro výpočty s plovoucí čárkou (FPU) a šířkou 128 bitů. Právě to je asi největší rozdíl v porovnání s Bulldozery (Piledrivery, atd.), neboť ty měly pouze dvě 128bit FPU, které byly v rámci jednoho dvoujádrového modulu spojeny v jednu 256bit. A i zde se patrné, že AMD plánuje zahrnout podporu SMT (Simultaneous Multithreading), čili obdobu Hypertheadingu (respektive Intel HT je jen jednou z možných implementací SMT).
Kapacity L1 a L2 cache jsou uvedeny čistě jen dle fantazie autora diagramu a spekulovat můžeme také o taktech, na nichž budou procesory Zen schopny pracovat. Mluví se o 3,5 až 4 GHz, což víceméně odpovídá tomu, čeho jsou schopny moderní Intely Skylake. A když zjištěné informace porovnáme právě s achitekturou Skylake, vyjde nám, že AMD se k ní velice přiblížílo, neboť odpovídá počet dekodérů, ALU, AGU a po spojení FPU do dvou 256bitových i ty.
Zdroj: 3DCenter
