AMD Rembrandt: APU bez L3/Infinity Cache?

AMD Rembrandt nastoupí za dnešní hlavní generaci APU zvanou Cezanne, a to jak Cezanne-H, tak Cezanne-U v případě notebooků a také desktopové verze. AMD by pro jejich výrobu mělo dle již dříve uniklé roadmapy využít 6nm proces firmy TSMC, čemuž by se vzhledem k nejnovějším informacím od této firmy dalo věřit. Ta totiž uvedla, že proces N6 se letos značně rozšíří na úkor obvyklého N7. 

 

 

Tato APU mají v případě mobilních verzí také přijít v novém pouzdře pro FP7, což je pochopitelné především vzhledem k podpoře nových pamětí DDR5 a také LPDDR5. Stejně tak tu bude už i podpora rozhraní USB4 vycházejícího z Thunderboltu. 

 

Ovšem nyní se dozvídáme na základě aktualizace pro linuxový kernel, že Rembrandt mají využívat pouze L1 a L2 cache, čili žádnou L3 či Infinity Cache. A tomu se dá skutečně jen těžko věřit vzhledem k tomu, že AMD jde samo zcela opačnou cestou. Všechna jeho APU založená na architektuře Zen totiž L3 cache mají a její kapacita postupně roste, takže lze skutečně jen těžko věřit tomu, že by ji příští generace postrádala a to bez náhrady. 

 

Nicméně nové informace nemusí být až tak daleko od pravdy, neboť samotné čipy Rembrandt by skutečně L3 cache mít nemusely. Mohly by ale dostat v samostatném vertikálně napojeném čipu V-Cache ještě větší a rychlejší L3/Infinity Cache, než by mohly mít kdy k dispozici na stejném kusu křemíku. 

 

Jde totiž i o to, že grafická architektura RDNA 2 je na využití této paměti postavená a celkové vypuštění L3 cache z nových APU, které mají právě RDNA 2 využít, vypadá jako holý nesmysl. V-Cache ostatně může být cesta ke zvýšení výkonu nejen procesorů Ryzen/EPYC, ale také budoucích grafických čipů. Je tu ale jedna otázka. 

 

V případě procesorů Ryzen, respektive 7nm čipletů Zen 3, může AMD dát do "druhého patra" V-Cache právě nad oblast čipu, kde se nachází L3 cache a ne procesorová jádra. To je poměrně velká prostřední část čipu. Kam ale dát V-Cache v případě APU či GPU tak, aby bylo zajištěno výkonné chlazení nejvíce zatěžovaných částí? V případě Navi 21 by to mohly být delší okraje čipu, kde se nachází L3 cache a PHY pro paměti GDDR6, ale kde by se dalo najít místo v případě APU bez L3 cache? Nad Infinity Fabric, paměťovými řadiči a PHY, I/O částí či snad multimediálním enginem? Musíme si tak počkat na to, jakými způsoby AMD svou novou V-Cache využije.