To s FPGA je tak trocha nezmysel. Podobné fámy tu boli aj pri 14nm. Intel mal vyrábať 14nm Altery ešte v 2013­/2014 a odladiť na tom proces ešte pred výrobou vlastných CPU. Reálne ich ale ešte stále nevydali. ­(Aj preto je zvláštne že by hneď potom vydávali 10nm, to mohli už tých pár mesiacov počkať­).

Problém je ten, že v CPU­/GPU sa dá vypnúť ktorékoľvek jadro alebo časť cache a zvyšok bude fungovať.

V FPGA je bitstream konfigurovaný na fyzickú štruktúru FPGA. Ak sa jeden blok vypne, tak ostane časť logickej funkcie nevyriešená. Ten blok pritom nemôže byť nahradený iným, pretože to zmení routing delay čo následne rozhádže časovanie ­(teda dosiahnuteľné frekvencie­).

A vyrábať špecifické bitstreamy pre každý kus FPGA je nereálne ­(ak to niekoho napadlo­) lebo syntéza veľkého FPGA trvá dnes pár dní ­(desiatky až stovky hodín­). Také datacentrum by potom kľudne muselo vynaložiť viac výpočtového výkonu na rekonfiguráciu FPGA ako na samotné riešenie problému ­(počítam s tým že FPGA sa budú občas rekonfigurovať aby si opodstatnili výhodu voči ASICom­).