Intel znovu o budoucnosti: vysoké tempo škálování díky 3D tranzistorům a Foveros

Tisková zpráva Intelu si všímá hned několika technologií a novinek, které mají pomoci zajistit technický pokrok v příštích letech, respektive těch, které budou následovat po roce 2025. To tohoto roku je totiž vývoj už víceméně pevně nalinkován a týkat se bude nových EUV procesů a rozvoje technologií pouzdření čipů. 

 

 

Intel na IEEE International Electron Devices Meeting (IEDM) 2021 nastínil, že je na cestě k více než desetinásobné hustotě týkající se rozhraní, kterým se propojují jednotlivé čipy, čili tu jde o příští verze Foveros. A zde platí jednoduchá matematika, že čím více spojů, tím vyšší datové propustnosti lze dosáhnout. Vedle toho tu pak máme další pokrok v efektivitě využití plochy, kde Intel mluví o 30 až 50 procentech ve vztahu k tranzistorové hustotě díky 3D CMOS, ale to je vcelku nicneříkající údaj, když se k němu nedozvídáme nic dalšího.

 

Krom toho ale Intel počítá s průlomovými technologiemi z hlediska napájení a pamětí. V případě napájení či efektivity využití energie jde o tranzistory na bázi GaN označované někdy také za třetí generaci polovodičů, které má Intel využít s CMOS na 300mm waferech jako první na světě a pak to jsou feroelektrické paměti typu FeRAM, o nichž se mluví již dlouho. Ty mají v podání Intelu nabídnout vysoké rychlosti i paměťovou hustotu a zpoždění při čtení i zápisu dokonce jen pouhé 2 nanosekundy. Už se ale nedozvíme nic o jejich stálosti, čili zda by i FeRAM od Intelu měly být schopny si na rozdíl od DRAM udržet informaci i bez napájení. 

 

 

Evoluce technologie Foveros je především o tom, aby vzrostla hustota spojů, kterými budou propojovány jednotlivé samostatné čipy, což je cesta, jíž se svým vlastním tempem vydává také AMD. A pak nám Intel opět ukázal už dobře známou roadmap, na jejímž konci je zatím technologie Intel 20A (obdoba 2nm procesu), tranzistory typu Gate All Around (Intel je nazývá také RibbonFET) a napájecí obvody PowerVia. O tom všem jsme si tak už mohli přečíst včetně pokročilých verzí EUV, na něž se zrovna v této roadmap zapomnělo. 

 

 - klikněte pro zvětšení - 

 

O 3D se dá mluvit už ve spojení s vrstvením čipů, kde chce Intel pomocí přímého styku mědi s mědí docílit toho, aby se výsledek choval podobně, jako by byl vytvořen v podobě monolitického čipu. To už také není žádná novinka, stejně jako vrstvení kanálů v tranzistorech RibbonFET, čili Nanoribbon 3D Stacking, jak ukazuje ještě roadmapa nahoře. 

 

 

Čili stejně jako dříve jsme se dozvěděli o tom, jak Intel chce i nadále zvyšovat tranzistorovou hustotu, současně s tím bude rozvíjet technologie pro pouzdření a propojování čipů, díky kterým bude možné tvořit celkově menší monolity, což bude ekonomičtější, a ty v případě potřeby propojovat do větších celků, kde je cílem právě to, aby se chovaly pokud možno tak, jako by byly samy z jednoho kusu křemíku.