Počítačový průmysl začal už před lety pociťovat, že k výkonným procesorům a pamětem se staví do cesty Input/Output komunikace s vnějšími i vnitřními zařízeními počítačových systémů. Co se týče vnitřních systémů, iniciativy se chopila společnost AMD.
reklama
Diskuze k článku: Technologie: HyperTransport – ruku v ruce s Athlonem 64
30.9.2003, Jan Vítek, článek
A naco je vlastne dobre to HT v praxi laicky povedane???
Odpovědět0 0
takze ty 4GB/s u pci-express x16 jsou v jednom smeru; a proto moje pripominka zda to neni malo; kdyz HT umi v jednom smeru 3,2gb/s je tedy spravna; i kdyz tedy uvadite jeste variantu HT 32b; ktera v jednom smeru umi 6,4gb/s, ta uz by stacila...kazdopadne to nesedi s touhle vetou z clanku "Technologie: PCI-X a PCI Express - nástupci PCI sběrnice" kde pisete "Zatím se s PCI Express počítá v čipové sadě Intel Grantsdale, kde PCI Express X16 bude dosahovat propustnosti 4 GB/s v obou směrech, což je asi dvojnásobek propustnosti AGP 8x."
takze x16 umi jakou propustnost?? mota se do toho ty smery; takze ted uz tedy nevim co si myslet...
co se tyce te nerovnosti; mel sem na mysli toto: "HyperTransport se s největší pravděpodobností spolu-zaslouží o to, aby se pojem "úzké hrdlo" na delší dobu oddálil od spojení se sběrnicí počítače." proto se ptam jak bude mozne zvysovat frekvenci popripadne siru HT; aby se opravdu uzke hrdlo nespojovalo se sbernici pocitace?
jinak zopakuji dalsi otazky; zda tedy HT vyuziva i technologii DDR a jestli datova propustnost klasicke fsb; treba od intela se take deli ve smeru tam a zpet; tedy tech dnesnich 6,4gb/s je v obou smerech; a v jednom pouze polovina; to same i pro ddr; oni dokazi pouze polovinu v jednom smeru u dane propustnosti? proc se nevyuziva cela sirka pro prenos dat; pokud tedy jen polovina; znamena to ze data mohou proudit duplexne tam i zpet?
takze x16 umi jakou propustnost?? mota se do toho ty smery; takze ted uz tedy nevim co si myslet...
co se tyce te nerovnosti; mel sem na mysli toto: "HyperTransport se s největší pravděpodobností spolu-zaslouží o to, aby se pojem "úzké hrdlo" na delší dobu oddálil od spojení se sběrnicí počítače." proto se ptam jak bude mozne zvysovat frekvenci popripadne siru HT; aby se opravdu uzke hrdlo nespojovalo se sbernici pocitace?
jinak zopakuji dalsi otazky; zda tedy HT vyuziva i technologii DDR a jestli datova propustnost klasicke fsb; treba od intela se take deli ve smeru tam a zpet; tedy tech dnesnich 6,4gb/s je v obou smerech; a v jednom pouze polovina; to same i pro ddr; oni dokazi pouze polovinu v jednom smeru u dane propustnosti? proc se nevyuziva cela sirka pro prenos dat; pokud tedy jen polovina; znamena to ze data mohou proudit duplexne tam i zpet?
Odpovědět0 0
PCI Express ve verzi X16 dosahuje pro kazdy smer komunikace 4GB/s. Takze dohromady pro oba smery komunikace to dava 8GB/s - tuto verzi vyuziva napr. Intel Grantsdale. Ta veta s PCI Express x16 je formulovana opravdu nejednoznacne, misto "v obou smerech" by spis melo byt "v kazdem smeru", vetu upravim.
"HyperTransport se s největší pravděpodobností spolu-zaslouží o to, aby se pojem "úzké hrdlo" na delší dobu oddálil od spojení se sběrnicí počítače." - myslel jsem to proste tak, ze HT ma pro dnesni pocitace i pocitace blizke budoucnosti dostatecny vykon na to, aby sbernice nebyla brzda systemu. Dnes uz s nastupem SATA rozhrani, Gbit ethernetu a pritomnosti USB2.0 a IEEE1394 je PCI sbernice nedostatecna.
Jak jsem rekl v clanku, DDR je vyuzito. White papers popisujici HT technologii se k tomu vyjadruji primo takto: "Commands, addresses, and data traveling on HyperTransport link are double-pumped, where transfers take place on both the rising and falling edges of the clock signal. For example, if the link clock is 800MHz, the data rate is 1600MHz." - volne prelozim jako - "Prikazy, adresy a data putujici po HT lince jsou dvojite davkovany, kde se prenaseji po vzestupne i sestupne hrane hodinoveho signalu. Napriklad, jestlize fyzicka frekvence linky je 800MHz, data po ni putuji, jako by mela 1600MHz."
Maximalni sirka pro prenos dat, ktera je definovana pro danou technologii se nevyuziva jednak proto, ze podle vyrobcu zatim plna sila sbernice neni potreba a take kvuli ekonomice - vetsi sirka = vice spoju = slozitejsi PCB = drazsi vyrobek.
"znamena to ze data mohou proudit duplexne tam i zpet?" - pokud to myslite tak, ze data by se mohla po jednom spoji pohybovat obema smery, neni tomu tak. Vezmeme si napriklad nejjednodussi HT sbernici, tedy 2bitovou. 2bitova sbernice vyuziva 2 linky, ktere se fyzicky skladaji kazdy ze 4 datovych spoju. 2 datove spoje vedou data jednim smerem a 2 zase druhym smerem. Spoj nemuze byt jenom jeden, protoze se pro prenos dat vyuziva technologie diferencniho signalovani. Takze tu mame pro 2bitovou sbernici nutnych 8 vodicu pro data - tak, jak uvadim v tabulce. Jestlize bych to mel graficky znazornit - vypadalo by to asi takhle:
-------------->
--------------> 1. link
<-------------
<-------------
-------------->
--------------> 2. link
<-------------
<-------------
Co se tyce klasicke PCI sbernice a pametove sbernice, nemuzu vam odpovedet hned. Musim si nekdy udelat cas a presne informace vyhledat. Doufam, ze vam moje odpoved pomohla :)
"HyperTransport se s největší pravděpodobností spolu-zaslouží o to, aby se pojem "úzké hrdlo" na delší dobu oddálil od spojení se sběrnicí počítače." - myslel jsem to proste tak, ze HT ma pro dnesni pocitace i pocitace blizke budoucnosti dostatecny vykon na to, aby sbernice nebyla brzda systemu. Dnes uz s nastupem SATA rozhrani, Gbit ethernetu a pritomnosti USB2.0 a IEEE1394 je PCI sbernice nedostatecna.
Jak jsem rekl v clanku, DDR je vyuzito. White papers popisujici HT technologii se k tomu vyjadruji primo takto: "Commands, addresses, and data traveling on HyperTransport link are double-pumped, where transfers take place on both the rising and falling edges of the clock signal. For example, if the link clock is 800MHz, the data rate is 1600MHz." - volne prelozim jako - "Prikazy, adresy a data putujici po HT lince jsou dvojite davkovany, kde se prenaseji po vzestupne i sestupne hrane hodinoveho signalu. Napriklad, jestlize fyzicka frekvence linky je 800MHz, data po ni putuji, jako by mela 1600MHz."
Maximalni sirka pro prenos dat, ktera je definovana pro danou technologii se nevyuziva jednak proto, ze podle vyrobcu zatim plna sila sbernice neni potreba a take kvuli ekonomice - vetsi sirka = vice spoju = slozitejsi PCB = drazsi vyrobek.
"znamena to ze data mohou proudit duplexne tam i zpet?" - pokud to myslite tak, ze data by se mohla po jednom spoji pohybovat obema smery, neni tomu tak. Vezmeme si napriklad nejjednodussi HT sbernici, tedy 2bitovou. 2bitova sbernice vyuziva 2 linky, ktere se fyzicky skladaji kazdy ze 4 datovych spoju. 2 datove spoje vedou data jednim smerem a 2 zase druhym smerem. Spoj nemuze byt jenom jeden, protoze se pro prenos dat vyuziva technologie diferencniho signalovani. Takze tu mame pro 2bitovou sbernici nutnych 8 vodicu pro data - tak, jak uvadim v tabulce. Jestlize bych to mel graficky znazornit - vypadalo by to asi takhle:
-------------->
--------------> 1. link
<-------------
<-------------
-------------->
--------------> 2. link
<-------------
<-------------
Co se tyce klasicke PCI sbernice a pametove sbernice, nemuzu vam odpovedet hned. Musim si nekdy udelat cas a presne informace vyhledat. Doufam, ze vam moje odpoved pomohla :)
Odpovědět0 0
Ale urcite ste mi pomohl;
Ale presto musim este malinko pokracovat;))
Rozumim tomu ze pro prenos dat se vyuzivva difernciho signalovani; ale slo mi o jiné: pokud se tedy komunikace deli na směr tam a zpet; a puli se datova propustnost v jednom smeru; zda smerem tam muzou proudit data a zaroven i zpet po druhhe pulce sbernice; proto nemyslim to ze by data proudily po jednom spoji tam a zpet soucasne;
Proste když se rekne ze smerem tam je 3,2gb/s a zpet taky 3,2gb/s; tak si prectavim x-vodicu pro kazdej směr; proto sem myslel proc se nevyuziva cela sirka pro prenos; když data proudi třeba do cpu; tak proc by ve stejnou chvili musely proudit i od nej(?)
Když este budu stourat s tim uzkym hrdlem;) souhlasim s tim ze pokud by se obecne vyuzivala; třeba místo pci; tak ano; ale co se tyce cpu; tak intel ma stejnou datovou propustnost; i když vyuziva polovicni frekvenci; a pokud HT pak pude na tech 12800gb/s tak intel s qpb pude urcite dal taky?jinak kdyby byla u HT vyuzita místo ddr, qdr byl by to uz peknej srumec;)
Jinak HT se vyuziva i mezi NB a SB? To asi ne; a prave estli není takovou brzdou prave tahle věc; myslim ze rychlost mezi bridges je dulezita / ne?
A este musim stourat do ty express; když rekneme ze ma propustnost 8gb/s a ht 6,4gb/s, stejne tak když bude mit celeron 3,2gb/s a budem pouzivat dual ddr400 6,4gb/s; tak to nemá smysl protože to celeron stejne nevyuzije, nebude to same u express i když rozdil propustnosti není tak velky oproti celeronu; doufam ze nemycham hrusky s jabkama; ale de o to aby pokud možno mely komponenty vyvazenou propustnost; samozrejme ttakovy hdd je brzdou obrovskou?
Pokud pak este vysvetlite intelovu gpb a ddr; ve smyslu deleni na smery; tak uz toho nechame a nebudu vas otravovat;)
Ale presto musim este malinko pokracovat;))
Rozumim tomu ze pro prenos dat se vyuzivva difernciho signalovani; ale slo mi o jiné: pokud se tedy komunikace deli na směr tam a zpet; a puli se datova propustnost v jednom smeru; zda smerem tam muzou proudit data a zaroven i zpet po druhhe pulce sbernice; proto nemyslim to ze by data proudily po jednom spoji tam a zpet soucasne;
Proste když se rekne ze smerem tam je 3,2gb/s a zpet taky 3,2gb/s; tak si prectavim x-vodicu pro kazdej směr; proto sem myslel proc se nevyuziva cela sirka pro prenos; když data proudi třeba do cpu; tak proc by ve stejnou chvili musely proudit i od nej(?)
Když este budu stourat s tim uzkym hrdlem;) souhlasim s tim ze pokud by se obecne vyuzivala; třeba místo pci; tak ano; ale co se tyce cpu; tak intel ma stejnou datovou propustnost; i když vyuziva polovicni frekvenci; a pokud HT pak pude na tech 12800gb/s tak intel s qpb pude urcite dal taky?jinak kdyby byla u HT vyuzita místo ddr, qdr byl by to uz peknej srumec;)
Jinak HT se vyuziva i mezi NB a SB? To asi ne; a prave estli není takovou brzdou prave tahle věc; myslim ze rychlost mezi bridges je dulezita / ne?
A este musim stourat do ty express; když rekneme ze ma propustnost 8gb/s a ht 6,4gb/s, stejne tak když bude mit celeron 3,2gb/s a budem pouzivat dual ddr400 6,4gb/s; tak to nemá smysl protože to celeron stejne nevyuzije, nebude to same u express i když rozdil propustnosti není tak velky oproti celeronu; doufam ze nemycham hrusky s jabkama; ale de o to aby pokud možno mely komponenty vyvazenou propustnost; samozrejme ttakovy hdd je brzdou obrovskou?
Pokud pak este vysvetlite intelovu gpb a ddr; ve smyslu deleni na smery; tak uz toho nechame a nebudu vas otravovat;)
Odpovědět0 0
Aha, konecne jsem presne pochopil vasi otazku. :) Myslel jsem, ze se ptate na to, proc se vlastne jeden datovy spoj (jednosmerny) nevyuziva tak, ze by mohl prenaset data obema smery (ne soucasne!). Tuto otazku nechame byt, protoze se spise hodi pro inzenyra-designera AMD :)
Na vas dotaz mohu rici jen to, ze pokud je mozne (a vsichni to tak delaji), aby se propustnost z obou smeru scitala, tzn. u HT 12800MB/s, pak data musi byt schopna proudit obema smery zaroven, jinak by to dle me byl mensi podvod.
"Proste když se rekne ze smerem tam je 3,2gb/s a zpet taky 3,2gb/s; tak si prectavim x-vodicu pro kazdej směr; proto sem myslel proc se nevyuziva cela sirka pro prenos; když data proudi třeba do cpu; tak proc by ve stejnou chvili musely proudit i od nej(?)" - no v tom jsem s vami zajedno, mluvime prece o propustnosti dat, coz je schopnost prenaset data urcitou rychlosti, ne, ze by ta data prave touto rychlosti musela proudit.
"Když este budu stourat s tim uzkym hrdlem;) souhlasim s tim ze pokud by se obecne vyuzivala; třeba místo pci; tak ano; ale co se tyce cpu; tak intel ma stejnou datovou propustnost; i když vyuziva polovicni frekvenci; a pokud HT pak pude na tech 12800gb/s tak intel s qpb pude urcite dal taky?jinak kdyby byla u HT vyuzita místo ddr, qdr byl by to uz peknej srumec;) " - pokud se dobre vzpominam, narazku na intel jsem mensi mel, ale o tomto to nebylo :) Uzke hrdlo je mysleno pouze tak, ze HT tento problem (samozrejme docasne) eliminuje. Nic vic. Co se tyce vyuziti HT - jeho soucasti je i Southbridge, respektive I/O Hub, ktery plni jeho funkce. HostBridge je take mozne integrovat primo do procesoru, stejne jako NorthBridge. Tim vlastne reseni sbernice typu NB-SB mizi a je plne nahrazeno HT sbernici.
PCI Express samozrejme ma cenu, protoze ona nema za primarni ukol postarat se o zvyseni propustnosti mezi procesoru s hlavni pameti (stejne jako HT). Ona ma na starosti postarat se o posileni komunikace mezi koncovymi zarizenimi (grafika, disky, I/O porty, net atd.) a northbridgem (kde bude integrovan host bridge/IO bridge - tedy radic), potazmo procesorem. Toto byl i ukol PCI, kterou ma PCI Express nahradit.
Zbytek zkusim najit, jen doufam, ze najdu podklady. Na www.pcisig.com je download whitepaperu podminen clenstvim, uvidime co to clenstvi obnasi...
Na vas dotaz mohu rici jen to, ze pokud je mozne (a vsichni to tak delaji), aby se propustnost z obou smeru scitala, tzn. u HT 12800MB/s, pak data musi byt schopna proudit obema smery zaroven, jinak by to dle me byl mensi podvod.
"Proste když se rekne ze smerem tam je 3,2gb/s a zpet taky 3,2gb/s; tak si prectavim x-vodicu pro kazdej směr; proto sem myslel proc se nevyuziva cela sirka pro prenos; když data proudi třeba do cpu; tak proc by ve stejnou chvili musely proudit i od nej(?)" - no v tom jsem s vami zajedno, mluvime prece o propustnosti dat, coz je schopnost prenaset data urcitou rychlosti, ne, ze by ta data prave touto rychlosti musela proudit.
"Když este budu stourat s tim uzkym hrdlem;) souhlasim s tim ze pokud by se obecne vyuzivala; třeba místo pci; tak ano; ale co se tyce cpu; tak intel ma stejnou datovou propustnost; i když vyuziva polovicni frekvenci; a pokud HT pak pude na tech 12800gb/s tak intel s qpb pude urcite dal taky?jinak kdyby byla u HT vyuzita místo ddr, qdr byl by to uz peknej srumec;) " - pokud se dobre vzpominam, narazku na intel jsem mensi mel, ale o tomto to nebylo :) Uzke hrdlo je mysleno pouze tak, ze HT tento problem (samozrejme docasne) eliminuje. Nic vic. Co se tyce vyuziti HT - jeho soucasti je i Southbridge, respektive I/O Hub, ktery plni jeho funkce. HostBridge je take mozne integrovat primo do procesoru, stejne jako NorthBridge. Tim vlastne reseni sbernice typu NB-SB mizi a je plne nahrazeno HT sbernici.
PCI Express samozrejme ma cenu, protoze ona nema za primarni ukol postarat se o zvyseni propustnosti mezi procesoru s hlavni pameti (stejne jako HT). Ona ma na starosti postarat se o posileni komunikace mezi koncovymi zarizenimi (grafika, disky, I/O porty, net atd.) a northbridgem (kde bude integrovan host bridge/IO bridge - tedy radic), potazmo procesorem. Toto byl i ukol PCI, kterou ma PCI Express nahradit.
Zbytek zkusim najit, jen doufam, ze najdu podklady. Na www.pcisig.com je download whitepaperu podminen clenstvim, uvidime co to clenstvi obnasi...
Odpovědět0 0
Tak jo dik;
Doufam ze naky info z nich dostanete; myslel sem ze whitepapery sou normalne na webech vyrobcu(amd,intel-tam sem stahoval vyborny datasheets na ich5, northwood atd; )
Jinak nebudete psat naky clanek o ddrII, vcem bude vylepseni atd (?)
Doufam ze naky info z nich dostanete; myslel sem ze whitepapery sou normalne na webech vyrobcu(amd,intel-tam sem stahoval vyborny datasheets na ich5, northwood atd; )
Jinak nebudete psat naky clanek o ddrII, vcem bude vylepseni atd (?)
Odpovědět0 0
PCI Express pouzita u chipsetu Grantsdale je jen X16, je zde moznost do budoucna (dle specifikaci - neni vylouceno, ze prijde dalsi verze), aby se navysila na 32pinu. Co se tyce propustnosti, priznavam - je to v kontrastu s timto clankem trochu nestastne formulovano, jedna se o propustnost, kterou muze PCI Express nabidnout pro kazdy smer komunikace zvlast, tj. 4GBps x 2 - 8GBps. Verze PCI Express s 32 datovymi spoji dokaze nabidnout dvojnasobek - 16GB/s celkove.
"Rikate ze HT se zaslouzi o nerovnost ?" - teto pripomince nerozumim - kde jsem rikal, ze se HT zaslouzi o nerovnost a s cim?
Kdyz pouzijete 1Gb ethernet, k tomu IEEE1394, USB 2.0 apod, tak dostanete mnozstvi dat, ktera uz dnesni sbernice nedokaze uspokojive obslouzit. Proto jsem pouzil termin "uzke hrdlo".
"Rikate ze HT se zaslouzi o nerovnost ?" - teto pripomince nerozumim - kde jsem rikal, ze se HT zaslouzi o nerovnost a s cim?
Kdyz pouzijete 1Gb ethernet, k tomu IEEE1394, USB 2.0 apod, tak dostanete mnozstvi dat, ktera uz dnesni sbernice nedokaze uspokojive obslouzit. Proto jsem pouzil termin "uzke hrdlo".
Odpovědět0 0
Takze u technologie HT se vyuziva soucasne i DDR?
Kazdopadne co je lepsi pro dosazeni stejne datove propustnosti; mit efektivne 1600mhz a 16bit sbernici nebo 800mhz qdr a 64bit sbernici?
Navíc to u HT je 3,2 v jednom smeru; takze i když v obou dvojnasobek; tak pokud pci-express bude mit 4gb/s nebude to malo? Nebo pci-express bude mit jenom 2gb/s v jednom smeru? A klasicka fsb ma taky jen polovinu v jednom smeru nebo to tam funguje jinak?
Rikate ze HT se zaslouzi o nerovnost ?uzke hrdlo? != sbernice pocitace?ale jak pude zvysovani frekvence a kam budem moct jit s rozsirovanim sbernice?
Kazdopadne co je lepsi pro dosazeni stejne datove propustnosti; mit efektivne 1600mhz a 16bit sbernici nebo 800mhz qdr a 64bit sbernici?
Navíc to u HT je 3,2 v jednom smeru; takze i když v obou dvojnasobek; tak pokud pci-express bude mit 4gb/s nebude to malo? Nebo pci-express bude mit jenom 2gb/s v jednom smeru? A klasicka fsb ma taky jen polovinu v jednom smeru nebo to tam funguje jinak?
Rikate ze HT se zaslouzi o nerovnost ?uzke hrdlo? != sbernice pocitace?ale jak pude zvysovani frekvence a kam budem moct jit s rozsirovanim sbernice?
Odpovědět0 0
Zajímá Vás tato diskuze? Začněte ji sledovat a když přibude nový komentář, pošleme Vám e-mail.
Nový komentář k článku
Pro přidání komentáře se přihlaste (vpravo nahoře). Pokud nemáte profil, zaregistrujte se pro využívání dalších funkcí.
reklama
reklama
Z dalších serverů
reklama
reklama