touxa

Dekuji za zajimavy odkaz a uvahu. Opet jsem se dozvedel neco noveho.

Bylo by krasne, kdyby se vyrobci ridili Vasim predpokladem a skutecne pouzili stejnou metriku vyteznosti ­(t.j. vyteznost 100mm2 chipu­). Ale na internetu nachazim napriklad mnoho zminek o vyteznosti pro 256Mbit SRAM chip. Tedy chip mensi nez 20mm2. A stejny proces muze mit vyteznost 80% ale take 35% podle toho kterou z uvedenych metrik pouzijeme ­(vyteznost 20mm2 chipu vs vyteznost 100mm2 chipu­).

Take jsem si prohledl video ­(v anglictine­) o vyteznosti: https:­/­/www.youtube.com­/watch?v=C9MtcvD7Gk8 , a zjistil ze faktoru tam je vice a statisticka aproximace vyteznosti dle plochy je zatizena znatelnymi chybami ­(napriklad tim, jak hodne je design chipu odolny proti defektum­).

A tedy porovnani uverejnenych hodnot vyteznosti bez znalosti metriky ­(t.j. typu ci alespon plochy vyrabeneho chipu­) mi stale pripada naprosto zavadejici.

Mno, a tedka jeste zjistit pro jak velke chipy ta vyteznost 60­-70% respektive 20% plati. Dokud to nevime, tak porovnavame hrusky s jablky.

Pro uplnost doplnim, ze reaguji pouze na interpretaci vyteznosti na 3nm procesu.
Provnani vyteznosti na 4nm procesu ­(uvedene v clanku, zmerene pri vyrobe stejneho chipu­) prirozene nezpochynuji.