Recenze  |  Aktuality  |  Články
Doporučení  |  Diskuze
Grafické karty
Chlazení a skříně
Ostatní
Periférie
Procesory
Storage a RAM
Základní desky
O nás  |  Napište nám
Facebook  |  Twitter
Digimanie  |  TV Freak
Svět mobilně  |  Svět audia

TSMC odhalilo 2nm proces s GAAFET pro rok 2025, představuje se FinFlex

, , aktualita
TSMC odhalilo 2nm proces s GAAFET pro rok 2025, představuje se FinFlex
Společnost TSMC má aktuálně už v mainstreamu svůj 5nm proces N5 a rozjíždí výrobu pomocí nového N3, který představuje další hlavní krok ve vývoji. Tím následujícím pak bude 2nm N2, a to již s tranzistory GAAFET.
TSMC odhalilo 2nm proces s GAAFET pro rok 2025, představuje se FinFlex
Taiwan Semiconductor Manufacturing Co. včera oficiálně představila svůj chystaný výrobní proces N2, který tedy již bude znamenat přechod z tranzistorů FinFET na GAAFET, což je krok, o nějž se snaží už nyní konkurenční Samsung. N2 byl představen konkrétně na 2022 TSMC Technology Symposium. 
 
 
TSMC mluví o nanosheet tranzistorech, což je pouze jiné označení pro GAAFET, zatímco Samsung využívá vlastní označení MBCFET a Intel zase mluví o RibbonFET. V rámci provedení se mohou lišit, ale vždy půjde v podstatě o to samé, a sice o více širokých kanálů umístěných nad sebou a kompletně obklopených hradlem. Šířka kanálu se může měnit, a tím i vlastnosti a výkon výsledného tranzistoru. 
 


Můžeme se také podívat na to, co se od procesu N2 očekává. jak ukazuje tabulka, půjde o vcelku průměrný pokrok, co se týče nárůstu výkonu a snížení spotřeby, ovšem v případě tranzistorové hustoty už zřejmě nepůjde ani o 10 procent. To můžeme vidět jako dopad nasazení nových tranzistorů, které asi budou prostorově náročnější než FinFET.
 
  N2 vs. N3E N3E vs. N5 N3 vs. N5 N5 vs. N7
Nárůst výkonu při stejné spotřebě 10% ~ 15% +18% +10% ~ 15% +15%
Snížení spotřeby při stejném výkonu -23% ~ -30% -34% -25% ~ -30% -30%
Tranzistorová hustota >1,1x 1,3x ? ?
Začátek masové výroby H2 2025 Q2/Q3 2023 H2 2022 Q2 2022
 
Nicméně hustota tranzistorů stejně v důsledku závisí na konkrétní implementaci čipu. TSMC zde využívá metriku, která by se dala připodobnit k syntetickým benchmarkům. Jde totiž o počty založené na hypotetickém čipu, který se skládá z poloviny z logických obvodů, z 30 % z paměti SRAM a zbytek jsou analogové obvody. Ale to nic nemění na tom, že nárůst tranzistorové hustoty tu bude oproti předchozím generacím mírnější. 
 
 
Podívat se můžeme také na aktualizovanou roadmap firmy TSMC, kde máme celou řadu procesů založených na hlavních N5 a N3. Nefiguruje přitom mezi nimi proces N3S, verze N3 optimalizovaná pro vysokou tranzistorovou hustotu, o níž mluví Anandtech. Procesy P jsou přitom optimalizované pro vyšší výkon (takty) a X zase poslouží těm zákazníkům, kteří potřebují co nejvyšší výkon s malým ohledem na spotřebu a cenu. 
 
 
Nakonec tu máme technologii FinFlex pro 3nm procesy TSMC. Ta jednoduše řečeno umožní autorům návrhů čipů jednoduše si vybrat mezi různými knihovnami s různými verzemi tranzistorů (samozřejmě stále FinFET), které se pak použijí pro různé části daných čipů dle požadavků z hlediska výkonu, hustoty tranzistorů či spotřeby. Na výběr jsou tu například double-gate single-fin (2-1) nebo triple-gate dual-fin (3-2) FinFET. Dosud je bylo možné mixovat na úrovni celých čipů nebo alespoň jejich bloků, ale nyní přichází mnohem větší flexibilita. 
 
Zdroj: Anandtech, THW


reklama