Tvrzeni, ze kdyz amd zvysuje frekvence, tak jde cestou intelu, je hodne zjednoduseny, az diletantsky pohled. Kdyz dva ­"delaji totez­", nemusi zo byt totez. Zvysovani frekvenci je totiz dobre, ale jen pokud nejde ­(moc daleko­) za optimalni hodnoty.

Intel se znazil horsi architekturu svych procesoru dohnat zvysenim frekvenci za cenu brutalni spotreby, coz je spatna cesta. AMD upravovalo architekturu a pametovy system tak, aby procesor umel pri stejne litografii vyuzit vyssi frekvence bez poklesu efektivity. A kdyz se zen 6 prejdou na nove procesy, ktere umozni pri stejne spotrebe zvysit frekvenci a tim i vykon, neni zvyseni frekvenci zadny problem.

Podobne to je s temi dvema uspornymi jadry. Kdyz s tim Intel prisel, tleskal jsem mu, protoze to je opravdu dobra myslenka. Jenze to technicky nezvladli. Ta 2 jadra moc usporna nebyla a nefungovalo moc ani odstavovani tech vykonnejsich pri malych zatetich. Tak se uspora nakonec nekonala.

Jestli amd zvladne udrzet zpracovani uloh jen na tech 2 malych jadrech az do jejich plneho vyuziti bez zapnuti cipletu s vykonejsimi jadry, tak muze vyrazne zvysit efektivitu procesoru v malych zatezich. Coz u bezneho vyuziti znamena vetsinu casu.

A na tom, ze ta 2 usporna jadra maji nizsi ipc, neni nic divneho. Je to naopak nutne. Budou mit sice stejnou instrukcni sadu a zrejme i 2 vlakna, ale urcite budou mit zjednodusene obvody dekoderu instrukci a celou rezii kolem sebe. Protoze cilem jejich konstrukce nebude co nejvyssi absolutni vykon, ale co nejnizsi sporeba.

A pak to pouziti 2 uspornych jader bude mit opravdu smysl. Takze i kdyz se nekomu pri povrchnim pohledu muze zdat, ze je to totez, co delal Intel, tak to nebude totez. Inu dobra myslenka se da realizovat bud lepe, nebo hure.

Je to jako s Intelem vysmivanymi ciplety. Sice na ne taky presel, ale nespasilo ho to a i na lepsim vyrobnim procesu dela porad horsi cpu nez amd.

Hardwarově to dává smysl, kámen úrazu je právě to plánování. Vytížení je statistická veličina, krásně se určuje zpětně, ale pokud pustíte nějaký kód, tak nevíte, jestli to bude počítat mikrosekundu nebo hodinu. Taky nevíte, jestli je to časově kritická část uživatelského rozhraní, nebo něco nepodstatného, co běží na pozadí a nikdo na to nečeká. U změny frekvence se to řeší tím, že přepínání je co nejrychlejší, aktuálně v řádu milisekund, a frekvence se mění často. U malých jader to takhle dělat nejspíš nepůjde, protože by se moc neušetřilo.

Chtělo by to spolupráci softwaru, ale software nebude tohle řešit, dokud na to nebude hardware. Můj tip je, že je to hlavně uvedení nové technologie. Jakmile budou malá jádra standardem, začne se tomu přizpůsobovat software. A postupně začnou malá jádra i reálně dávat smysl. Při prvním uvedení bych od toho moc nečekal.

Ecore Intel a Ecore AMD niesu ani omylom rovnake, AMD ma plnohodnotne core len ma orezanu L3 cache
Intel ma Ecore 1­/4 čip čo ma len jedno vlakno s velmi malo pamati a zmrzačenimi inštrukciami na 50% a niskymi taktami.
AMD ked použije vrstvenu 3D L3 cache s pristupom pre všetky jadra tak bude nepodstatne že nema L3 vedla seba ale pod sebou.
AMD to ma prešpekulovane velmi dobre s Pamäťou. Tak že AMD Ecore od klasickeho vykonom by sa nemalo lišiť možno odchylkou merania.

Jenomže ty LPE budou možná okleštěné podobně jako u Intelu, tak uvidíme, jak to dopadne.

Rekl bych, ze AMD je inzenyrska firma na rozdi od Intelu, ktery je spis ­"manazerska­" firma.

Kdyz o technickych otazkach rozhoduji manazeri, kteri o technicke podstate problemu premysleji a vedi asi tolik, jako nekteri mistni diskuteri, nemohou byt vysledky nikdy moc dobre. Oni totiz klouzou jen po povrchu a pozivaji hlavne marketingove oznaceni bez hlubsi znalosti obsahu a souvislosti. A podle toho to pak vypada.

V AMD je to, zda se, aspon zatim tak, ze rozhoduji inzenyri, kteri podstate rozumi a systematicky stavi na zkusenostech ziskanych z vyvoje predchoziich procesoru. Treba na zkusenosti, ze pri planovani umisteni procesu na jadra, ktere je pro spravne vyuziti silnych stranek jader s odlisnou konstrukci klicove, se na windousi planovac od MS spolehat neda a museji to pokud mozno vyresit sami. A dneska na to maji nrjen zkusenosti, ale uz i dost penez a tedy i lidi. Tak bych se o pouzitelnist tech 2 uspornych amd jader moc nebal.

"redakce při testech museli vypínat i procesy win aby jela jen tato jádra­"

Také si nejsem jist myšlenkou tolika různých typů jader, na druhou stranu nerozumím argumentu, že se musí vypínat procesy Win, aby jela jen tato jádra. Odkdy je jejich účelem to, aby jela jen ona? Nejde také o to, aby některé nenáročné procesy s nízkým vytížením běžely na jádrech, která jim stačí, a to úsporněji než na těch normálních, čímž současně na těch normálních nezaberou ­"místo­", takže ta se mohou méně často přerušovat?

protože intel je má mimo cpu dláždici, tak chtěli zjistit kolik má notebook spotřebu když je cpu dláždice vypnutá

No a tohle LPE u AMD není mimo CPU dlaždici? Vždyť se píše, že čipy, které budou mít standardní 6nm IOD to LPE mít nemají, ale ty s 3nm IOD ano, z čehož docela nabízí, že ta 2 úsporná jádra budou pravděpodobně právě na té nové 3nm IOD.

Intel použil na Ecore atomi čo nemajú ani výkon ani inštrukcie pamäte vlákna proste nič, su diametralne rozdielne od velkych jadier, v hrach ked tam omylom poslali data na Ecore tak to cele skolabovalo, preto ich vypinali.
AMD ma presne to iste jadro ako u normalneho tak aj u Ecore, rozdiel je v L3 cache ktoru Ecore nebude mať vedla seba, ale to neznamena že ju mať nebude, lebo rovno pišu že bude ju mať vrstvenu pod sebou.
AMD si svoje šlapnutie do hovna zažilo u Buldozera, tam použilo Ecore jadra, toto čo ma pripravene u ZEN6 je diametralne rozdielne :­)
Miniaturizacia tranzistorov narazila na limity, a zmenšenie čipov sa da cez vrstvenie čo využiva ZEN4 3D, ZEN5 3D a vo velkom to bude využivať ZEN6.
PS:L3 zabera na CPU cca 50% plochy.

Píšou: ­"Stejně jako u Intelu, i zde máme očekávat okleštěnou architekturu­"
Tak doufám že to v AMD nepotentujou a dají tam do LPE jádra plnohodnotnou architekturu. Protože by pak okleštili celý procesor, včetně výkonných jader.

A terazky mi povedztě, Kefalín, čo vy si predstavujetě pod takým slovom plnohodnotna architektura.

Plnohodnotna architektura ma treba ALU jednotky schopne vykonat AVX512 instrukci jednopruchodove, coz potrebuji jen nektere specialni programy a stoji to dost kremiku. Pri male zazezi Woken a v klidovem stavu, kdy maji bezet ta mala jadra, se avx512 temer jiste moc nepouziva. To ale neznamena, ze je dekoder instrukci nemusi znat. Musi, protoze jinak by doslo k padu programu, kdyz planovac Woken posle na jadro vlakno pouzivajici tyhle instrukce. Prave rozdilnost instrukcnich sad ruznych typu jader Intelu byl duvod, proc museli avx512 vypniut i na jadrech, jejichz architektura ho umi.

Amd ma instrukcni sadu na vsech typech jader stejnou, ale lisi se architektura. tech jader, A tedy i zpusob, jak jsou instrukce te sady vykonavany.

Pozadavek na mala jadra s plnohodnotnou architekturou je tedy protimluv. Jejich architektura by naopak mela byt co nejocesanejsi v tom, co se pri malych zatezich moc nepouziva, aby se usetril kremik a energie. Treba pro avx512 neni potreba siroka ALU, ale muze se delat na 8 pruchodu na bezne FPU.

A jeste je potreba zajistit, aby se v male zatezi daval planovac uloh vse na mala jadra a ve velke zatezi je vytezoval az jako posledni