Výrobní technologie - kam kráčíš, SOI?

SSOI aneb když SOI nestačí

Na řadu po SOI přišla technologie Strained SOI, neboli kombinace techniky "napnutého křemíku" a SOI. Stejně jako SOI se ale použití týká jen části procesorové nabídky a velice častá je také kombinace technologie SOI a Low-k dielektrika. Již v časech AMD Athlonu FX-60 šla internetem "šuškanda", že AMD používá v případě nejvýkonnějších procesorů kombinaci křemíku na izolantu a napnutého křemíku - zejména nejvyšší řada procesorů "FX" šla podstatně lépe taktovat, případně i některé nižší modely díky "speed-binningu" (negativní stránkou byla u těchto čipů ale vyšší spotřeba).
Strained SOI obvykle kombinuje 2 technologie pro vysoký výkon tranzistorů: technologii napnutého křemíku a tenký SOI wafer (možné je použití i "tlustšího" Si waferu pro PD tranzistory). Pro vytvoření FDSOI tranzistoru se používají speciální wafery s velice tenkou vrstvičkou křemíku oddělenou od substrátu (zde je samozřejmě kladena řada kvalitativních nároků na "rovnoměrnost" a maximální odchylku vrstvy Si po celém waferu, rozptyl vodivosti a maximální "znečistění" tak dále) také tenkou vrstvou SiO₂. Wafery tak lze rozdělit, vzhledem k budoucímu použití, podle této vrstvy Si a podle vrstvy (Buried OXid, BOX) SiO₂, která odděluje vrstvičku křemíku od samotného waferu. Thin-body wafery s velice tenkou vrstvou Si a BOXu připravuje Soitec pro PD a FD tranzistory, včetně finFET a trigate tranzistorů (ty budou hrát hlavní roli při přechodu na výrobní technologie pod 22 nm).
Ultratenké SOI wafery již přípravuje Soitec s obchodním názvem UTX+. Cenově se budou tyto wafery pohybovat přibližně ve stejné cenové hladině jako běžné SOI wafery se silnější vrstvou křemíku od 20 do 110 nm a SiO₂ mezi 10 a 100 nm (pro představu, běžná tlouštka 300 mm waferu je 775 µm). Cenový rozdíl SOI UTX+ waferu je přibližně 400 amerických dolarů (cena Si epitaxního 300 mm waferu se pohybuje okolo 200 dolarů).

V procesorové technice se již také dlouho diskutuje o FD CMOS technologii. Výhodou u FDSOI tranzistorů je možnost vynechat dopování kanálu, případně možnost použít zde také napnutého křemíku (viz například první ilustrace a SSOI wafer). Vítěznou kombinací k dalšímu škálování a ještě menším tranzistorům bude kombinace FDSOI tranzistorů, včetně technologie HKMG (High-k/Metal Gate) a případně vícehradlé tranzistory.
Další generace výrobních technologií také přinesou 3D tranzistory jako multi-gate FET a FinFET s vertikální strukturou. Řada novinek a vývoj v této oblasti doslova prolétl řadou periodik (včetně PR od AMD, Intelu a dalších velikánů) již před řadou let, ale skutečné nasazení v praxi poněkud "vázne". Ačkoliv se ukazuje, že dosavadní zlepšení dosažené pomocí HKMG se může dobře uplatnit i u vícehradlých tranzistorů, multi-gate (MuGFETs) tranzistory se i po letech výzkumu stále řadí mezi "rizikové". Zvýšení výkonu tranzistorů, stejně jako zmiňované roztažení atomové mřížky Si, zde nemají kýžený efekt (ačkoliv od 90 nm technologie se zlepšení počítá v desítkách procent výkonu tranzistorů) a problémem je i obtížnost "masové výroby" čipů s použitím těchto tranzistorů (s vertikálně orientovanou strukturou).

I pro 22nm výrobní technologii Intel nasazení pouze zvažuje a je velice pravděpodobné, že se nakonec dočkáme pouze cesty nejmenšího odporu (další optimalizace HKMG, technik napnutého křemíku, orientace substrátu waferu/optimalizace kanálu tranzistoru a tak dále).
Obecně se dá říci, že nové technologie nějčastěji spadají do jedné z následujícíh kategorií: Vylepšení stávající technologie, jako je například technologie "křemíku na izolantu" úpravou samotného waferu, chytré využití stávajících materiálů potřebným způsobem jako je "napnutí křemíku" (a obecně aplikací zvýšeného nebo sníženého tlaku v atomové mřížce), případně uvedení nové technologie, respektive nových materiálů použitých ke vzniku tranzistoru, jako je například kombinace technologie High-k dielektrika na bázi hafnia a technologie kovových hradel.

Právě postupné nasazení High-k dielektrika v kombinaci s technologií kovových hradel (vývoj HKMG mimochodem trval více než deset let) je změna, která nás čeká v následujících letech napříč celým odvětvím. Intel tuto technologii představil již s jádrem Penryn a 45 nm. Pro 32nm výrobní technologii Intel použije již 2. generaci technologie HKMG a 4. generaci napnutého křemíku (výkon tranzistorů oproti předcházející generaci bude vyšší až o 22 procent; úniky proudu v tranzistoru budou 5 až 10x nižší než u 45 nm generace).
Dlouho na sebe nenechá čekat ani nasazení technologie HKMG mezi dalšími výrobci. Dnes již tradiční doménou firmy IBM je řada produktů založených na SOI, od procesorů řady PowerPC až po dnes velice "populární" Cell, který pohání například Playstation 3. Všechny jsou postaveny na SOI technologii (některé řady procesorů po určitou dobu používaly technologie SSOI, jako PowerPC IBM 970FX), respektive technologii SOI v kombinací s Low-k dielektrikem. I zde bude dalším krokem přidání technologie HKMG. IBM s použitím této technologie počítá již pro 32nm výrobní proces.

Podobně je na tom AMD, kde se o nasazení uvažovalo pro druhou generaci 45nm procesu, ale pravděpodobně se této technologie dočkáme až s 32nm výrobní technologií (vše samozřejmě bude řízeno výsledky případné 2. generace 45nm procesu, ale AMD se bude nepochybně snažit 32nm proces co nejvíce urychlit). Pozadu nejsou samozřejmě ani další výrobci čipů jako ARM, Chartered, Samsung nebo NEC Electronics...

Protože ke změně na úrovni tranzistoru dochází nejčastěji s uvedením další generace výrobního procesu, nutné změny musí přijít i v oblasti fotolitografie, která dovoluje na waferu tvořit stále menší struktury.