Imec ukazuje cestu k 0,2nm procesu a tranzistorům CFET

Společnost Imec nás v poslední době zaujala vývojem ochranných membrán pro EUV litografii, které jsou založeny na uhlíkových nanotrubičkách a dokáží propustit 97,7 % extrémního ultrafialového záření. Právě takovéto produkty mohou zařídit potřebný pokrok, díky němuž bude možné stále více využívat EUV s minimalizovanými ztrátami, ovšem nyní tu máme něco jiného a mnohem obecnějšího. 

 

 

Je to vcelku prostá roadmap ukazující potenciální vývoj výrobních procesů. Potenciální je samozřejmě proto, že sahá až do roku 2036, takže je zřejmé, že pokud jde o výhled na příštích 14 let, jde spíše o věštbu či odhad. Ten byl zveřejněn na Future Summitu v Antwerpách, přičemž jde právě o technologie, které budou vyvíjeny ve spolupráci s předními firmami v oboru, čili TSMC, Intel, Samsung, ASML či dalšími.

 

My máme zatím relativně dobrý výhled asi do poloviny této roadmap, kde figuruje proces A14, čili i Imec používá jednotku Å (angstrom), což je 0,1 nm. Starší procesy N7 až N2 přitom plně odpovídají procesům a jejich vývoji ve firmě TSMC, která by tak mohla později začít využívat právě označování Axx. Zrovna nedávno jsme se přitom dozvěděli, že TSMC odstartovalo vývoj své 1,4nm technologie, což by tak mohla a být ona A14 v roadmapě firmy Imec. Pak by ovšem platilo, že rok 2026 nebude představovat spuštění masové výroby pomocí daného procesu, ale spíše dokončení jeho vývoje. 

 

Dále tu máme vývoj hodnoty Metal Pitch (nm), která už je lépe spojena s reálným škálováním velikosti prvků v čipech než označování pomocí nanometrů či angstromů, přičemž po roce 2030 je tu znatelná nejistota v tom, kam až se podaří zajít na cestě ke 12 nm. 

 

 

Čipy tvořené 1nm procesem (A10) by pak už měly dle Imec přecházet na tranzistory forksheet, což je podskupina GAA. Právě společnost Imec v roce 2019 navrhla forksheet GAA jako tranzistory, které umožní další vývoj pomocí "zdi" z dielektrika, která bude umístěna mezi N a P FET, jež díky tom budou moci být blíže u sebe, čímž se rozšíří jejich kanály a dosáhne se vyššího výkonu. Mezera může být redukována na 17nm, což je asi třetina v porovnání s těmi nejlepšími implementacemi FinFET. 

 

 

Později však už budou muset nastoupit tranzistory Complementary FET (CFET), později rovnou s "atomickými kanály". V rámci CFET už budou N a P FET (či nFET a pFET) umístěny vertikálně přímo na sebe, ne vedle sebe jako doposud. Tím se tak logicky opět zefektivní využití prostoru a dojde k navýšení tranzistorové hustoty. Jinak jde ovšem stále o evoluci GAA, ne o zásadně nový design. 

 

Zdroj: THW, Cadence