Latence při přístupu do paměti DRAM je několikanásobně vyšší než latence při přístupu do cache