Společnost AMD nabízí rozhraní PCIe 4.0 od poloviny předchozího roku, a to nejdříve v rámci čipsetu X570 pro Ryzen 3000 a grafických karet Radeon Navi. Později se přidaly i procesory EPYC a Ryzen Threadripper, přičemž Intel dosud pro PCIe 4.0 nemá žádnou platformu. Běžným uživatelům to ale může být vcelku jedno, neboť z jejich pohledu to může mít leda přínos v případě nejmodernějších a nejrychlejších SSD a i to je diskutabilní, zatímco v případě her a zapojení karet s Navi 10 a slabšími GPU už rovnou není o co stát.
PCIe 4.0 se i tak pomalu dostává do nabídky a my uvidíme, jak to bude s novými mainstreamovými čipsety od AMD a také s novou platformou Intel LGA 1200. Jenomže už v příštím roce budou dokončeny specifikace PCIe 6.0 a v tom loňském byly dokončeny pro PCIe 5.0.
A ano, každá generace bude představovat zdvojnásobení propustnosti na linku, takže zatímco PCIe 3.0 nabízí 8 GT/s na linku a PCIe 4.0 pak 16 GT/s, pro další dvě bude platit 32 a 64 GT/s. Čili PCIe 6.0 s pouhými dvěma linkami se z hlediska propustnosti plně vyrovná dnešnímu hlavnímu slotu PCIe 3.0 x16.
Pak už můžeme začít přemýšlet i o tom, zda by se takové PCIe 6.0 přeci jen nehodilo i pro běžná PC. Jde jednak o možnost zjednodušení návrhů desek při využití menšího počtu datových linek, či o připojení více zařízení. Na druhé straně je tu otázka kvality signálu v deskách a nutnosti použití redriverů, což je téma už pro PCIe 4.0, natož pak pro další verze.
V každém případě si ale v PCI-SIG velice pospíšili, ostatně vývoj specifikace PCIe 4.0 trval sedm let, zatímco verze PCIe 6.0 byla ohlášena sotva před rokem a už tu máme první verzi specifikací (First Draft) s klíčovými aspekty architektury i odezvou partnerů. Následovat má verze 0.7 jako Complete Draft definující vše potřebné na všech úrovních, přičemž dříve stanovené elektrické specifikace už budou muset být ověřeny s využitím testovacích čipů.
Verze 0.9 bude Final Draft určený pro členy PCI-SIG, kteří ji budou moci začít implementovat do svých produktů a pak už bude následovat finální verze 1.0. Stojí také za zmínku, že v rámci aktuální verze 0.5 je tu poslední možnost, kdy mohou členové organizace přicházet s návrhy na nové funkce rozhraní a od této doby už mohou vyvíjet vlastní testovací zařízení.
Příště bychom mohli o PCIe 6.0 slyšet na začátku června, kdy proběhne PCI-SIG Developers Conference 2020.
Zdroj: Anandtech
