Intel Xe-HPC se ukazuje a vypadá velice zajímavě

Intel Xe-HPC budou grafické akcelerátory určené pro serverové nasazení, čili půjde o konkurenci pro Radeon Instinct či (dle bývalého označení) NVIDIA Tesla. My přímo od Intelu dobře víme, že Xe-HPC (Ponte Vecchio) budou tvořeny až čtyřmi "dlaždicemi" čili GPU částmim, ale tak jednoduché to nebude. Intel rovněž zveřejnil, že tu bude další rozdělení na base tile, compute tile, rambo cache tile a Xe Link I/O tile a půjde o samostatné čipy tvořené čtyřmi různými procesy: 10nm SuperFin, vylepšeného 10nm SuperFin a pak i s využitím procesu příští generace (čili 7nm) a dále v továrnách některé jiné firmy, což stále ještě nebylo upřesněno. 

 

Ve výsledku tak dvoudlaždicové GPU Xe-HPC vypadá následovně a Raja Koduri navíc uvádí, že jde o čipy tvořené hned sedmi pokročilými výrobními technologiemi. To nám ale moc nepomůže, spíše naopak. Koduri už jen dodal, že tento multičip je už připraven na (zřejmě první) zapnutí, takže bude testován v Intel Labs. 

 

- klikněte pro zvětšení - 

 

Můžeme se tak ptát, co na fotografii se zřejmým "postprocessingem" vůbec vidíme. Koduri k tomu nedal žádné informace, a tak ani nevíme, co za čipy se tu nachází a především je tu otázka, zda dvě velké GPU dlaždice uprostřed jsou rozděleny jen dodatečně v grafickém editoru, aby bylo naznačeno jejich vnitřní uspořádání, anebo zda jde opravdu o jednotlivě vyrobené čipy. Osobně se přikláním spíše k první možnosti, nicméně pak nám poněkud nesedí informace o sedmi různých výrobních procesech. 

 

V každém případě je už zřejmé, že Intel mohutně investuje do pokročilých technologií pouzdření a nabízí takový slepenec, jaký tu ještě nebyl. Ostatně jde přinejmenším o propojení dvanácti samostatných čipů v jednom pouzdru, a to ještě koukáme jen na dvoudlaždicovou verzi Xe-HPG a ne na čtyřdlaždicovou. 

 

Můžeme pouze odhadovat, že čtyři stejné obdélníkové čipy ve spodní části budou zřejmě paměti HBM2, které by celému GPU poskytly 4096bitové rozhraní rozdělené patrně rovným dílem mezi dvě GPU části. Zbývají pak čtyři téměř čtvercové čipy nahoře a pak v protilehlých rozích dva další, které sice vypadají podobně, ale ve skutečnosti mají odlišné rozměry, takže o to samé nepůjde. A zde už bychom mohli opravdu jen hádat, co z toho bude base tile, compute tile, rambo cache tile a Xe Link I/O tile. 

 

Raja Koduri nám tak informace o Xe-HPG dávkuje velice pomalu a jistě si užívá následných spekulací, které svými obrázkovými teasery vyvolává. Tak snad někdy příště se dozvíme z oficiálního zdroje i podrobnosti.