reklama
Aktuality  |  Články  |  Recenze
Doporučení  |  Diskuze
Grafické karty a hry  |  Procesory
Storage a RAM
Monitory  |  Ostatní
Akumulátory, EV
Robotika, AI
Průzkum vesmíru
Digimanie  |  TV Freak  |  Svět mobilně

SK Hynix představil svou vizi o sloučení pamětí a logických čipů

25.3.2021, Jan Vítek, aktualita
SK Hynix představil svou vizi o sloučení pamětí a logických čipů
Komunikace mezi procesorem a jeho pamětí byla vždy téma, o němž se mluvilo i v souvislosti s úzkým hrdlem ovlivňujícím výkon počítačů. SK Hynix přitom nyní představuje svou vizi, která končí celkovou integrací logických a paměťových obvodů. 
Záměr firmy SK Hynix celkem dobře popisuje už první snímek z prezentace, který ukazuje celkem pět kroků vývoje. 
 
 
Nyní jsme v podstatě na prvním až třetím stupni v závislosti na tom, o jakých produktech tu uvažujeme. Pokud jde o procesory x86, platí samozřejmě první stupeň, kde jsou paměti DRAM v modulech a slotech poblíž procesoru na základní desce a komunikaci zajišťuje vícekanálové rozhraní s datovými cestami v samotné desce. 
 
Druhý stupeň už také známe především díky GPU a jde o paměti typu HBM, které jsou propojeny křemíkovým interposerem, jenž umožní využít mnohem širší rozhraní a také paměti přiblíží k procesoru. 
 
Pak už to je PNM (Process Near Memory), kde jsou paměti umístěny v dalších vrstvách 3D čipu na stejném substrátu, ale ještě se počítá s přístupem k hlavní paměti umístěné vedle. Zde není jasné, jak to firma SK Hynix konkrétně myslí v rámci reálné implementace a zda by se za PNM daly považovat i procesory Lakefield tvořené technologií Intel Foveros. Dle malého diagramu zde ale půjde i o to, aby byla integrovaná paměť přístupná nejen celému procesoru přes jednotné rozhraní, ale spíše už jednotlivým jádrům, k nimž tak bude mít celkově blíž. 
 
 
Následuje PIM (Process In Memory), kde už je prostě veškerá potřebná paměť integrována do samotného procesoru, ale ještě stále jde spíše o vrstvení logických a paměťových jader, kdežto v případě CIM (Computing In Memory) už existují jádra či čipy tvořené logickými i paměťovými obvody. To samozřejmě platí již dnes, ale pouze v případě pamětí cache a ne DDRx DRAM. 
  
Pakl se ale můžeme ptát, jakým způsobem chce SK Hynix docílit celkové integrace CPU a DRAM do jednoho monolitického čipu. Společnosti AMD a Intel paměti DRAM nevyrábí a naopak výrobci DRAM obvykle netvoří procesory, tedy snad až na firmu Samsung, která má díky svým adaptacím architektury ARM lepší pozici. Ovšem samotný SK Hynix žádná CPU nevyrábí. CEO Seok-Hee Lee chce jít jedinou možnou cestou, a to cestou spolupráce. Hodlá vytvořit strategické spojenectví firem zvané Open Innovation, do nějž budou patřit i dodavatelé, zákazníci, vysoké školy a vlády.
 
 
Lee chce také jako základ pro další inovace využít rozhraní CXL (Compute Express Link) založené na PCIe. Vyvíjeno je s přispěním firem jako Intel, AMD, Cisco, HPE, Microsoft a mnoha dalších a posloužit může i pro rychlejší a efektivnější propojení CPU a (grafických) akcelerátorů. SK Hynix tak zde mluví především o přímém spojení CPU a paměti akcelerátorů, pro což je CXL ostatně také vyvíjeno a například Intel na tomto standardu založil svůj Xe Link.
 
Celkově tak jde opravdu spíše jen o dlouhodobou vizi, jejíž naplnění dle představ firmy SK Hynix je více než nejisté. Díky vývoji pokročilých technologií pouzdření čipů se ale jistě dočkáme nových možností pro integraci logických a paměťových čipů, ale co z toho vznikne, to se teprve ukáže. 


reklama
reklama