reklama
Aktuality  |  Články  |  Recenze
Doporučení  |  Diskuze
Grafické karty a hry  |  Procesory
Storage a RAM
Monitory  |  Ostatní
Akumulátory, EV
Robotika, AI
Průzkum vesmíru
Digimanie  |  TV Freak  |  Svět mobilně

Co ukrývají I/O čipy v procesorech Ryzen a EPYC?

27.4.2020, Jan Vítek, aktualita
Co ukrývají I/O čipy v procesorech Ryzen a EPYC?
Procesory generace Zen 2 se spoléhají na 7nm čiplety a 14nm či 12nm I/O čipy, přičemž obsah čipletů je vcelku zřejmý, ale my jsme dosud neměli možnost se blíže podívat na ony I/O čipy a na to, co všechno a kde mají. 
AMD pochopitelně využívá dva různé I/O čipy, a to jeden pro řadové procesory Ryzen 3000 a druhý pro serverové EPYC nebo HEDT Threadrippery. My tu máme jako první I/O čip pro Ryzeny "Matisse", což lze poznat na první pohled díky celkově slabší výbavě obsahující pouze dva kanály pro DDR4. 
 
 
V podstatě jde o čip, který bychom před dlouhou řadou let mohli označit za northbridge, čili ten hlavní z dvojice tvořící celou čipovou sadu desky. Postupem let byl northbridge integrován do procesoru a nyní jej AMD od hlavní výbavy opět separovalo, aby mělo možnost lépe kombinovat čiplety a tvořit až 64jádrové procesory. Výhoda je i to, že pro I/O čip není nutné využívat ten nejlepší dostupný výrobní proces, za což je jistě ráda i společnost GlobalFoundries, v jejích továrnách jsou tyto čipy vyráběny.
 
Je zajímavé, kolik místa si na I/O čipu pro Matisse zabere rozhraní USB v různých podobách a kde všude jsou rozprostřeny příslušné obvody. Vidíme tu ale také SerDes PHY (Serialiser-Deserialiser), čili prostě rozhraní PCIe 4.0 , dále CCD IFOP PHY, čili rozhraní Infinity Fabric pro připojení jednotlivých čipletů, jež tak tento čip obsahuje dva, stejně jako příslušných kontrolerů. Dále se ukazuje poloha PSP (Platform Security Processor), což je vestavěný subsystém pro bezpečnostní platformu AMD Secure Technology. Tag Directory se používá pro hledání dat v LLC - Last Level Cache, čili zde v L3 cache. MC pak bude Memory Controller pro dva kanály DDR4 PHY, na což ukazuje i to, že I/O čip pro Rome má u každého DDR4 PHY jeden MC. 
 
 - klikněte pro zvětšení - 
 
Dá se říci, že tento větší čip má víceméně stejnou výbavu, ovšem v mnohem větším zastoupení. Máme tu celkem osm kanálů pro DDR4, čtyři sady IO Root Hub, čtyřnásobek linek PCIe 4.0 a samozřejmě i IFOP pro propojení s čiplety. Je tu ale i něco, co předchozí čip nemá, a to jistou WAFL PHY a WALF Control. Jde v podstatě o další PCIe používané pro napojení méně výkonných zařízení, respektive takových, která nepotřebují vysokou propustnost a není vhodné, aby zabírala ostatní linky PCIe. Může jít třeba o BMC (Baseboard Management Controller) monitorující stav hardwaru.
 
Zdroj: Nemez @ Twitter


reklama