Jak bude AMD řešit úzké hrdlo přístupu do paměti? Může oživit northbridge

Dostupné informace, čili v tomto případě diagramy, nepocházejí přímo od AMD. Dal je dohromady jistý chiakokhua ze Singapuru známý jako The Retired Engineer, který se dříve profesně zabýval vývojem procesorů a prostě čipů tvořených velkým množstvím tranzistorů. Nelze je tak brát jako danou věc, ale i tak opravdu stojí za to se na ně podívat. 

 

 

Dobře víme, že AMD staví moderní procesory EPYC i Threadripper ze dvou až čtyř samostatných čipů Zeppelin, které nám mohou dát dohromady až 32 fyzických jader. Každý čip má v případě EPYC a dvoučipových Threadripperů dva vlastní kanály pro přístup do paměti a pokud by se měl počet čipů snad zvyšovat, mohl by nastat velký problém s napojením pamětí i propojením samotných procesorů. A jak ukazuje už první obrázek, zde by mohl pomoci čip označovaný za System Controller, ať už by byl s CPU propojen cestičkami v procesorové destičce, nebo s využitím křemíkového interposeru. 

 

 

Následující diagram to celé rozvádí a ukazuje nám funkce System Controlleru. Ten by byl propojen s procesorovými jádry (zde se jich ukazuje 64, což by odpovídalo procesoru Rome z generace Zen 2) pomocí paralelního rozhraní s nízkým zpožděním. Tyto procesorové čipy by obsahovaly po 8 jádrech a L1, L2 i 32 MB L3 cache. System Controller by pak v podstatě oživil northbridge, ovšem v radikálně odlišné podobě. Čip by nabídl až 512 MB cache 4. úrovně pro účely všech datových přesunů zajištěných v tzv. Cache Coherent Network. Přímo tu vidíme napojenou na CPU čipy a pak na sběrnice jako PCIe 4.0 s celkem 96 linkami, SATA, USB či Infinity Fabric. Skrz L4 cache pak máme napojený osmikanálový paměťový kontroler. 

 

 

To vše by tak znamenalo, že všechna jádra by měla rovnocenný přístup do paměti a navíc by vůbec nezáleželo na tom, kde se daná data nachází, čili zda jsou zrovna v modulu napojeném na procesorový čip, jenž je potřebuje. Diagramy počítají s až 2 TB DDR4 RAM s ECC v až 16 DIMM. 

 

 

Další obrázek ukazuje možné konfigurace prostě dle toho, kolik CPU čipů se kolem znovuzrozeného northbridge shromáždí. A právě to nás přivádí na myšlenku, zda je vůbec možné toto vše propojit pouze v rámci procesorové destičky a nebude nutné, jak ukazuje první obrázek, využít křemíkový interposer, což by mohlo celou věc značně prodražit a přinést problémy s výrobou, jak nám velice názorně ukázal nástup karet RX Vega. Na druhou stranu, to už je rok stará záležitost a technologie se vyvíjí. 

 

 

Tím to ale nekončí. Tyto až 64jádrové procesory mohou být následně právě pomocí Infinity Fabric vycházející z jejich System Controlleru vzájemně propojeny ne ve dvoupaticovém jako dnes, ale ve čtyřpaticovém systému, který by tak nabídl 256 fyzických jader a 8 TB RAM. 

 

 

Poslední snímek je neméně zajímavý. The Retired Engineer nás informuje dokonce i o velikosti daných čipů, takže zde už se opravdu nabízí otázka, jak moc je do dané věci skutečně zasvěcen. Víme, že 14/12nm čipy Zeppelin zabírají plochu 192 mm², takže pouhých 64 mm² na 7nm čipech s 8 jádry vypadá na první pohled až příliš dobře. Je třeba si ale uvědomit, že řadu funkcí přebere právě System Controller a o to mohou být CPU jádra menší. Zde také vidíme, že právě tento čip by mohl být tvořen 14nm procesem a o takové věci se ostatně mluví už dlouho. Některé části čipu skutečně nemusí využívat nejmodernější technologii, takže pro novodobý northbridge by 14nm mohlo stačit. 

 

The Retired Engineer tímto obrázkem ale spekuluje konkrétně o tom, že takto by mohly vypadat nové procesory pro patici AM4, jež by tak mohly nabídnout až 16 jader. My jsme spíše očekávali, že AMD bude využívat stejný design jako doposud, ale stávající 8jádrové Zeppeliny nahradí 16jádrovými. Více menších jader napojených na System Controller ale zní mnohem lépe a mohla by se tím skutečně nastartovat MCM éra ve snaze oddálit konec křemíkových technologií. Otázka v tomto případě je, zda komunikace s paměťmi přes další čip a další úroveň cache může být opravdu přínosná. 

 

Zdroj: The Retired Engineer