PCI-SIG dokončila specifikace sběrnice PCIe 6.0

Už loni v říjnu byl zveřejněn tzv. Final Draft specifikací PCIe 6.0, na jehož základě už mohli výrobci začít vyvíjet svůj hardware, neboť ten bude automaticky podporovat i skutečně finální verzi specifikací, která byla zveřejněna právě včera. 

 

 

Jde tu tak opět o zdvojnásobení propustnosti jednotlivých linek, a to už na 64 GT/s, čili plných šestnáct linek stále ještě velice rozšířeného rozhraní PCIe 3.0 dokáží nahradit pouhé dvě linky nového rozhraní, což zajistí pulzní amplitudová modulace PAM-4, kterou dobře známe především díky pamětem GDDR6X na moderních kartách NVIDIA Ampere, čili jde o modulaci přenášející najednou dva bity díky tomu, že může v jeden čas nabýt čtyř stavů. O to obtížnější je ale také zajistit integritu signálu a odfiltrovat chyby, s čímž pomůže Cyclic Redundancy Check (CRC) a dále i FEC (Forward Error Correction), která má zajistit velice nízké latence a zvýšení efektivity přenosů dat. A pak tu máme také nové úsporné napájecí režimy L0p. 

 

Můžeme počítat s tím, že implementace PCIe 6.0 přinese vyšší náklady, ovšem my tu dnes stejně máme sotva podporu PCIe 5.0, kterou ještě ani v případě běžných PC není jak využít, neboť nejsou dostupné žádné grafické karty, ani žádná SSD, zkrátka nic krom podpory tohoto rozhraní v rámci platformy Intel Alder Lake. 

 

PCIe 6.0 se má stejně zatím uplatnit spíše jen v oblasti vysoce výkonného serverového hardwaru, čili v HPC či AI/ML, v úvahu připadají také datová úložiště s extrémně výkonnými SSD a dály byly jmenovány oblasti automotive, aerospace, vojenské techniky či Internetu věcí. 

 

 

Na PCIe 6.0 je ale stejně ještě čas, pokud jde tedy o podporu ze strany firem Intel a AMD, jejíž platformy v serverové oblasti stále naprosto dominují. Chystané Intel Sapphire Rapids budou podporovat ještě PCIe 5.0 a to platí i pro budoucí AMD EPYC Genoa (Zen 4), které by měly přijít na trh ještě později. Přinejlepším v příštím roce by se tak mohla objevit první vlašťovka.